随便记录~
算是个日记，研究生读了一年对体系结构的一些理解和计划
研一太忙都没有时间做记录，一年以来学了好多东西，毕竟以后目标还是体系结构方向，主要补了计算机相关知识，CSAPP、计算机体系结构、编译原理、操作系统还有数据结构什么的，都很有意思，IC方向专业知识也补了高级设计方法和总线知识，后端布线还有DFT以及测试方法之类的也涉猎了一些
现在对体系结构的理解也比较自信，这也记录一下自己的理解，希望一年之后看到会觉得自己很蠢，证明自己成长了哈哈哈
处理器就是状态机的合集，冯诺依曼就是就是图灵机的实现，图灵机就是一个状态机。
计算机组成向上看是体系结构、编译原理、操作系统三大件，这三个还是状态机~，体系结构涉及硬件模块的涉及，具体要考虑IC设计的一些东西，延迟、流水、功耗等等；编译原理语义语法的解析，DFA和NFA，我更关注一些优化部分，还有最近很火的LLVM这些，都很有意思；最后是操作系统，看了陈海波老师的书、蒋岩炎老师的网课还有XV6，收获很多，后面看了一些Linux源码，也很有意思。
现在感觉就是很喜欢C语言，非常自由，指针操作非常灵活自由，写C语言的时候自然而然地就能想到了对应的汇编代码，一个指针编译器会编译成ld/st操作等等，有写Verilog就能想到电路的感觉。学了体系结构和编译原理之后自然而然地考虑Cache大小、代码优化等等的代码级优化，有时候这个状态时间长了还有点头疼T_T。
计算机组成原理向下看就是数字电路的Verilog实现，Verilog设计必须基于电路，基于各个模块，大规模电路要有高层次模型的指导，处理器设计也要有一些设计验证方法，中科院计算所香山的Difftest就是一个好方法，C Model结合Verilator工具，在指令提交阶段与模拟器结果对比进行结果查看，类似SV验证里面的assert，当然这个是目前开源的一个方法，相信工业界有更好的方法。
再往下就是数字IC设计，前端、验证、DFT、后端等等。现在希望能去一个能做全套的公司，后面希望将体系结构模拟器和EDA结合，在高层次C Model验证和开发的时候能够进行功耗分析、布局布线的确定等等。现在写RTL就是电路的硬件实现，按照协议去抠那几个周期对齐，没什么意思，SPEC定下来之后就是体力活，觉得在学校多方面接触各种知识更合适。
还有RISCV方面，国内特别是计算所特别推这个，也有一些公司已经用了很久，自研处理器核的公司越来越多，近几年工艺的进步简单的RISCV核能满足大多数嵌入式处理器的性能需求，但是在高性能处理器上还是差ARM太多，虽然处理器微结构一些东西和指令无关，但是ARM的优势还是太大，RISCV在国内还是在一些加速器的协处理器挂载上面用的比较多。现在龙芯也越来越好了，最近开的发布会看性能也都能满足日常办公需求，也期待一下吧。
后续计划
马上要准备找工作了，还要准备硕士开题，现在还要考虑硕士开题，研究生两年实在是太赶了，虽然压力大点但是很充实。
后面要抓紧补深度学习相关的东西，还有继续深入ESL方面的研究。
了解一些前沿的知识，忆阻器&存内计算，听了一些报告，发现在体系结构方面（包括编译器、操作系统等）在这个新的结构上都是一片空白，不过后面有没有价值还要看实际落地的成本、作用等等
最后记录几句话
能想到就能做到！
学习真快乐！
秋招完结
2022-10-10
签约上海兆芯 esl team
投递将近40家，笔试近20场，面试五六十场，拿到十多家offer，esl方向的公司不多，选了兆芯，继续努力吧
- 本文作者： Zheng Yuchen
- 本文链接： https://zycccccc.top/2022/06/09/杂项/随笔/
- 版权声明： 本博客所有文章除特别声明外，均采用 MIT 许可协议。转载请注明出处！